@harukaze5719在nbd.ltd上发现了发货清单，其中包括同一芯片的多批货物，预计将被发送用于评估和测试目的。这些宣言还揭示了MapleDAP参考评估平台，该平台具有32GB和64GB内存容量。请注意，这些内存模块并不像我们在LunarLakeCPU中看到的那样是封装内存模块，而是位于参考平台本身，因为它们带有预焊接内存。
这里列出的AMDRyzen“StrixHalo”APU为120W，与其最大TDP一致，预计可达130W。参考评估平台基于FP11板平台。
AMDStrixHalo，面向客户端领域的革命性RyzenAPU
AMDStrixHaloAPU将成为小芯片产品，采用最多3个芯片、2个CCD和1个GCD。该芯片将配备多达16个Zen5核心和32个线程。这些芯片将保留相同的L1和L2缓存结构，因此L2缓存最大为16MB，而L3缓存将增加到每个CCD32MB。因此我们可以在顶部(两个CCD)芯片上看到高达64MB的L3缓存。据说这些CCD与GraniteRidge上使用的CCD不同。此外，仅提到了GCD，这意味着封装上可能没有IOD。
对于iGPU方面，StrixHaloAPU将保留RDNA3+图形架构，但将配备20个WGP或40个计算单元。此外，为了在小芯片设计上支持此类高端iGPU，IOD上还将配备额外的32MBMALL缓存，这将消除该超级iGPU的带宽瓶颈。
其他规格包括支持高达LPDDR5x-8000(256位)内存，以及能够提供超过70个TOP的AI“XDNA2”NPU。StrixHaloAPU将围绕最新的FP11平台展开。这些APU的TDP为70W(cTDP55W)，并支持高达130W的峰值额定功率。
AMDRyzenAIHXStrixHalo预期功能：
Zen5小芯片设计
多达16核
64MB共享L3缓存
40个RDNA3+计算单元
32MBMALL缓存(用于iGPU)
256位LPDDR5X-8000内存控制器
集成XDNA2引擎
多达60个AITOPS
16个PCIeGen4通道
2024年2小时发布(预计)
FP11平台(55W-130W)
在显示方面，AMDStrix和StrixHaloAPU都将配备eDP(DP2.1HBR3)和外部DP(DP2.1UHBR10)、USBCAlt-DP(DP2.1UHBR10)和USB4Alt-DP(DP2.1UHBR10))支持作为其媒体引擎的一部分。StrixHalo将支持DP2.1UHBR20。
AMD预计将在Computex2024主题演讲中正式宣布并推出其下一代Zen5“Ryzen”CPU产品组合，因此预计在不到一个月的时间内将获得更多信息。
标签：
免责声明：本文由用户上传，如有侵权请联系删除！